隨着半導體制造工藝向亞2nm節點推進，局部佈局佈線（P&R）的設計規則違反（DRV）修復面臨前所未有的挑戰。在先進節點中，複雜規則交互、密集的多層佈線幾何形狀以及代工廠特定的約束使得傳統依賴人工經驗和規則檢查的方法效率低下。儘管大語言模型（LLM）在EDA腳本和文檔生成方面展現出強大能力，但其在視覺佈局理解方面的應用仍處於空白狀態：從佈局圖像中診斷DRC違反需要精確的幾何推理和代工廠規則知識，而通用視覺語言模型（VLM）缺乏這些能力。
為了解決這一問題，研究者提出了SCALE框架，該框架包含一個自監督佈局生成階段，專為先進節點的局部DRV修復而設計。SCALE首先將多層佈局幾何序列化為結構化文本，然後微調一個語言模型，使其僅從周圍BEOL上下文（即後段製程佈線層）中重建隨機掩碼的多邊形，整個過程無需任何違反標籤。在推理階段，通過自然語言規則約束和高温採樣，模型被引導生成多樣化的、易於出現違反的佈局變體。這些變體隨後經過工業級籤核DRC檢查器的驗證，從而產生帶有DRC標註的佈局-違反對，用於微調領域自適應的DRC-VLM。
最終訓練出的DRC-VLM能夠為局部DRV修復提供規則感知的幾何指導，顯著提升修復效率。在涵蓋圍欄、間距、寬度和色彩間距違反等100個真實亞2nm案例的測試中，該VLM將最先進agent的修復率提升了12%至25%，最高修復率可達97%。SCALE框架的創新之處在於其自監督學習方式，無需大量帶標籤的違反數據即可有效利用佈局結構信息，結合語言模型和視覺模型的優勢，為先進半導體制造中的關鍵難題提供了一套可擴展的解決方案。