NVIDIA利用Vera CPU加速下一代CPU和GPU的設計

現代芯片設計的複雜性持續增長，工程團隊需要開發越來越複雜的CPU、GPU和AI系統。為應對這一挑戰，NVIDIA正與行業領導者Cadence和Synopsys合作，針對NVIDIA Vera CPU優化關鍵的電子設計自動化（EDA）應用。NVIDIA正在將Vera部署到用於開發下一代CPU和GPU的EDA工作流中，展示了高性能CPU架構如何加速一些行業中要求最嚴苛的工程負載。

芯片生產的步伐取決於EDA的加速，進而影響整個行業技術的發展節奏。仿真、驗證和實現技術在半導體開發中扮演核心角色。在芯片進入製造之前的數年裏，工程師們通過成千上萬次迭代來驗證行為、發現邊界情況並優化設計。儘管GPU和AI加速了許多芯片設計環節，但一些關鍵的EDA負載仍高度依賴CPU性能。邏輯仿真、形式驗證和部分數字實現往往依賴於快速的單核性能、高效的內存系統和強大的整體吞吐量。這使得CPU架構成為決定工程團隊驗證設計、探索方案和推動產品走向流片速度的關鍵因素。

NVIDIA的初步測試涵蓋了幾款領先的EDA應用，結果突顯了Vera在加速芯片設計中最計算密集型兩個階段的能力。Cadence Jasper形式驗證平台利用智能證明技術和機器學習，在設計週期早期發現並修復漏洞，提高驗證效率。Synopsys VCS是一款高性能功能驗證解決方案，用於在製造前模擬和驗證複雜芯片設計。測試中，兩者在相同核心數下均表現出高達1.5倍的性能提升。

除了基準測試結果，NVIDIA還與兩家公司密切合作，進行應用剖析、軟件優化和系統級調優，旨在逐步提高更廣泛工作流中的工程生產力。

Vera被部署到NVIDIA用於創造未來處理器的EDA工作流中。Vera結合了88個自定義NVIDIA Olympus CPU核心、高能效LPDDR5X內存子系統和第二代NVIDIA可擴展一致性架構，為要求苛刻的工程應用提供強大的單核性能、高內存帶寬和持續的低延遲。這些能力對混合延遲敏感任務和跨計算農場的大規模迴歸測試尤為重要。更快的執行可縮短單個驗證週期，而更高的吞吐量使工程師能夠在相同的開發窗口內評估更多設計方案並完成更多驗證。

從寄存器傳輸級（RTL）到硅片，工程師在定義處理器架構和微架構後，用RTL描述大部分行為。多個驗證和實現技術協同工作，將設計轉化為可製造的硅片。這些工作流涵蓋邏輯仿真、形式驗證、迴歸測試和數字實現，幫助工程師驗證功能、發現邊界情況並轉化為可製造的硅片。由於這些階段相互關聯，驗證吞吐量的提升有助於組織更早發現問題，減少昂貴的下游設計迭代。

NVIDIA在其自身工程工作流中部署Vera，反映了一種更廣泛的戰略：用最適合任務的計算架構加速每個負載。在EDA領域，GPU和AI持續加速許多算法，而高性能CPU對關鍵的仿真、驗證和實現負載仍然不可或缺。兩者共同提升整個設計週期的性能。展望未來，NVIDIA計劃在Vera基礎上推出下一代Rosa CPU（搭載NVIDIA Rigel核心），同時在其CPU路線圖上持續優化領先的EDA應用。通過使用NVIDIA CPU幫助設計未來的NVIDIA CPU和GPU，公司正在創建一個硅設計、軟件優化和系統工程之間的持續反饋循環，每一代都為下一代奠定基礎。