arXiv は 2026 年 10 月 20 日（火）11:15:34 UTC に、Hamza Kheddar 氏によるサーベイ論文「Reinforcement learning for hardware acceleration and system-level optimization on FPGA and integrated-circuit platforms: A survey（FPGA および集積回路プラットフォームにおけるハードウェア高速化とシステムレベル最適化のための強化学習：サーベイ）」を受理・公開した。識別子は arXiv:2610.28699、主分類は cs.LG で、cs.AI、cs.AR、cs.PF、cs.RO、eess.SY にクロスリストされている。本論文は「Journal of Systems Architecture」2026 年に掲載されており、ジャーナル版の DOI は 10.1016/j.sysarc.2026.103874、arXiv 版の DOI は 10.48550/arXiv.2610.28699（DataCite 発行、登録は pending）である。著者は Hamza Kheddar 氏のみで、初版のファイルサイズは約 1,201 KB。PDF、実験的 HTML、TeX ソースなどの全文リンクに加え、音声サマリーも提供されている。
研究の動機は次のとおりである。強化学習（RL）は、組み込み、エッジ、ヘテロジニアス計算システムにおいて適応的かつ自律的な意思決定を可能にする。一方、FPGA と集積回路（IC）は RL の実装に対して低遅延、高エネルギー効率、アーキテクチャ上の柔軟性を提供するが、同時にリソース制約、実装の複雑さ、ハードウェアとアルゴリズムの協調設計といった課題をもたらす。著者は、特定のアルゴリズムやプラットフォームに限定された既存サーベイとは異なり、FPGA と IC の実装を統一的に分析することを狙いとしている。
対象範囲として、本サーベイは FPGA および IC プラットフォーム上での RL 実装に関する 100 件以上の研究を整理し、アーキテクチャ、実装戦略、性能評価、応用領域に重点を置いている。文献は RL の系統別に分類され、モデルベースのマルコフ決定過程、古典的な価値ベース手法、深層強化学習、アクター・クリティック、方策勾配、マルチエージェント手法が含まれる。さらに、抽象化レベル、ハードウェア実現戦略、応用領域による分類を行い、RL アルゴリズムが再構成可能ハードウェアおよび固定ハードウェアにどのようにマッピングされるかを検討する。統一的な分析は、高速化、再構成可能アーキテクチャ、エネルギー認識制御、システムレベル最適化をカバーする。
性能比較では、リソース使用量、レイテンシ、スループット、消費電力、および文献で報告された性能向上が評価される。最後に、繰り返し現れるアーキテクチャパターン、実用上の制約、未解決の課題、効率的な RL 駆動型ハードウェアシステムに向けた研究方向が示され、専用ハードウェア上で RL ソリューションを開発・評価する研究者にとって統合的な参照文献となることが強調されている。なお、以上の内容は論文の抄録とメタデータに基づくものであり、具体的な比較データや結論については全文を参照する必要がある。