高忠実度TCADによるドリフト拡散輸送シミュレーションは、新しいFinFETデバイス設計の主力であり続けているが、特に3次元構造ではメッシュの複雑さに応じて計算時間が急増し、多目的設計空間探索を著しく制約している。既存の機械学習サロゲートは、固定された設計パラメータをしきい値電圧や漏れ電流などの少数のスカラー指標へ写像するだけで、基礎にある輸送物理を捨て、デバイスの形状やデバイスファミリを横断する転移可能性も失っている。
この問題に対し、本論文は物理情報グラフ注意ネットワーク（GAT）サロゲートを提案する。提案手法は設計をスカラーへ圧縮せず、テトラヘドラルTCADメッシュ上で直接動作し、メッシュをグラフとみなして各ノードの静電ポテンシャルと電子・正孔の擬フェルミ準位を予測する。これらはドリフト拡散系の基本未知数である。訓練では、シミュレーションデータに基づくデータ損失と有限体積法による電流連続残差を組み合わせることで、キャリア輸送の保存則をモデルへ埋め込む。グラフ上の注意演算はメッシュサイズに依存しないため、少フィンデバイスで訓練したモデルをそのまま大規模なマルチフィンアレイへ適用でき、推論時の実質的な制約はGPUメモリだけになる。さらに深層アンサンブルによるノード単位の不確実性が能動学習を駆動し、数秒で大規模な候補設計群をスクリーニングして、最も情報量の多い設計だけを完全TCADシミュレーションへ送ることで総計算コストを削減する。
実験では、多フィントライゲートFinFETを対象にSentaurus Deviceをベースラインとして評価した。結果、代理モデルは静電ポテンシャル、電子・正孔の擬フェルミ準位の空間分布を場あたり1V未満のRMSEで再現し、1設計あたりのスループットは完全シミュレータより桁違いに高い。この利点はデバイスサイズが大きくなるほど顕著になり、直接シミュレーションが非現実的に遅い大規模マルチフィンアレイでも、1デバイスあたりの推論は1秒未満で完了する。これにより、直接のTCADスイープでは困難だったデバイススケールを横断するパレートフロンティア探索が可能になる。
本論文はLeonid Popryho氏を含む3名の著者によるもので、2026年9月2日にarXivへ投稿され、IEEE/ACM ICCAD 2026に採録されている。全9ページ・図4点・表2点で構成され、arXiv:2609.02988として公開されている。機械学習（cs.LG）、ハードウェアアーキテクチャ（cs.AR）、計算工学（cs.CE）を横断する研究である。