用AI構建開源Verilog模擬器：43天58萬行程式碼
Normal Computing的工程師利用AI智慧體在CIRCT之上構建了實用的驗證堆疊，包括模擬、形式驗證、變異測試等。
在2026年1月至2月的43天裡，Normal Computing的工程師Thomas Ahle使用AI智慧體在CIRCT（基於LLVM的硬體設計基礎設施）上構建了一個完整的開源驗證堆疊。專案共提交了2,968次提交，新增了580,430行程式碼，覆蓋了事件驅動模擬、VPI/cocotb整合、UVM執行時支援、有界模型檢查、邏輯等價性檢查以及變異測試。
CIRCT此前缺乏實用的模擬執行時。AI智慧體填補了這一空白，利用了IEEE 1800-2017標準規範。工作流程主要是非同步的：設定高層次目標（如新測試套件、JIT最佳化目標），然後審查輸出。AI智慧體共享工程日誌以跟蹤進度和解決障礙。專案記錄了1,554次迭代迴圈，許多功能需要3-5次迭代才能透過測試，而UVM序列器整合和VPI回撥處理則超過了20次。
模擬器經過真實世界測試：成功執行了Mirafra的AVIP（UVM測試平臺，用於APB、AHB、AXI4等協議）、NVIDIA的CVDP基準測試（783個硬體設計任務，使用cocotb），以及來自OpenTitan和Ibex的形式驗證模組。在效能方面，即使加入了JIT編譯，模擬器仍比競爭產品慢100-1000倍。專案探索了協程、狀態機轉換和塊級JIT等方法，當前塊級JIT在I2S上實現了2.1倍加速。
該專案表明，AI輔助下單個工程師可以在數週內構建功能性驗證堆疊，挑戰了EDA行業關於驗證工具複雜性的傳統假設。