TACS-RF 是一個以工具呼叫為核心的智慧體電路綜合框架，目標是把大語言模型引入射頻與毫米波模組的實際設計流程。與僅生成文本或網表片段的嘗試不同，該框架讓作為程式設計智慧體的大語言模型直接操作業界常用的電子設計自動化工具，包括 Cadence Virtuoso/Spectre、Calibre、Cadence EMX 和 Ansys HFSS，從而覆蓋從電路搭建、模擬驗證到版圖與電磁模擬的多個環節。論文作者為 Tristan Liang 與 Aravind Nagulu，工作已被 2027 年 IEEE Radio and Wireless Week 的 SiRF 分會接收。
為驗證框架，研究團隊選擇了一個難度較高的目標：在 90 nm SiGe BiCMOS 工藝上設計工作於 240–251 GHz 的 sub-THz 發射機。智慧體在半自主模式下完成了多個關鍵子模組，包括帶二次諧波提取的 60 GHz 推推式 Colpitts 壓控振盪器、多級差分共源共柵功率驅動級、推推式倍頻器、差分蝴蝶結天線，以及各級之間的匹配網路。這些模組並非孤立生成，而是作為完整發射鏈路的一部分被逐級整合和驗證。
設計結果在寄生提取後的器件模型和經過電磁驗證的無源器件條件下給出：發射鏈路在僅依靠變容管調諧的 11 GHz 範圍內實現 +5.1 至 +6.3 dBm 的輸出功率，1 MHz 頻偏處相位噪聲為 -80 至 -88 dBc/Hz，直流功耗為 361 mW。這些指標說明智慧體不僅能夠呼叫工具完成流程性操作，還能在真實工藝約束和模擬反饋下收斂到可評估的電路方案。
論文進一步描述了智慧體驅動的設計流程，以及人與智慧體之間形成的分工：人類負責目標設定、約束權衡與結果審查，智慧體承擔大量工具操作、引數掃描與迭代最佳化。作者將這一探索視為邁向“text-to-ASIC”的一步，即用自然語言描述需求，由智慧體驅動工具鏈完成專用積體電路設計。該方向若繼續成熟，可能改變射頻與毫米波硬體設計中人力密集的迭代方式，但論文也表明當前仍是半自主協作，而非完全無人設計。