arXiv 于 2026 年 10 月 20 日（周二）11:15:34 UTC 收录了 Hamza Kheddar 提交的综述论文《Reinforcement learning for hardware acceleration and system-level optimization on FPGA and integrated-circuit platforms: A survey》（面向 FPGA 与集成电路平台的硬件加速及系统级优化的强化学习：综述），稿件编号 arXiv:2610.28699，分类为 cs.LG（主分类），同时交叉归档至 cs.AI、cs.AR、cs.PF、cs.RO 与 eess.SY。该文已被《Journal of Systems Architecture》接收，期刊版本 DOI 为 10.1016/j.sysarc.2026.103874；arXiv 版本 DOI 为 10.48550/arXiv.2610.28699，由 DataCite 签发但登记状态为 pending。作者为 Hamza Kheddar，第一版文件大小约 1,201 KB，提供 PDF、实验性 HTML 与 TeX 源码等全文链接，以及音频摘要。
论文的研究动机在于：强化学习（RL）使嵌入式、边缘与异构计算系统具备自适应和自主决策能力；而现场可编程门阵列（FPGA）与集成电路（IC）在 RL 部署方面具备低延迟、能效高、架构灵活等优势，但同时也带来资源受限、实现复杂、硬件与算法协同设计等难题。作者指出，现有综述往往局限于特定算法或特定平台，因此本文尝试给出 FPGA 与 IC 实现的统一分析视角。
在覆盖范围上，本综述梳理了 100 余项关于 RL 在 FPGA 与 IC 平台上实现的研究，重点关注体系结构、实现策略、性能评估与应用场景。文献按 RL 家族组织，包括基于模型的马尔可夫决策过程、经典的值函数方法、深度强化学习、演员—评论家（actor-critic）、策略梯度以及多智能体方法。作者进一步按抽象层次、硬件实现策略与应用领域对研究进行分类，考察 RL 算法如何映射到可重构硬件与固定硬件之上。统一分析涵盖加速、可重构架构、能效感知控制与系统级优化。
在性能比较方面，综述对资源占用、延迟、吞吐量、功耗以及文献报告的性能增益等方面进行评估。最后，作者归纳出反复出现的体系结构模式、实践中的局限、尚未解决的挑战，以及面向高效 RL 驱动硬件系统的研究方向；并强调该综述可作为在专用硬件上开发与评估 RL 方案的研究人员的整合性参考。需要注意的是，以上内容均来自论文摘要与元数据，具体对比数据与结论需查阅全文。