NVIDIA、Vera CPUを活用して次世代CPUおよびGPUの設計を高速化
NVIDIAはCadenceおよびSynopsysと協力し、Vera CPU向けに電子設計自動化(EDA)アプリケーションを最適化し、次世代CPUとGPUの設計ワークフローに展開しています。初期テストでは、Cadence JasperとSynopsys VCSの特定ワークロードで最大1.5倍の性能向上を示しました。
現代のチップ設計の複雑さは増す一方であり、エンジニアリングチームはますます高度なCPU、GPU、AIシステムを開発しています。この課題に対処するため、NVIDIAは業界リーダーであるCadenceおよびSynopsysと協力し、NVIDIA Vera CPU向けに重要な電子設計自動化(EDA)アプリケーションを最適化しています。NVIDIAはVeraを次世代CPUおよびGPUの開発に使用されるEDAワークフロー全体に展開しており、高性能CPUアーキテクチャが業界で最も要求の厳しいエンジニアリングワークロードを加速できることを示しています。
EDAの加速はチップ生産のペース、ひいてはブーストされたEDAワークロードの恩恵を受ける業界技術のテンポを左右します。シミュレーション、検証、実装技術は半導体開発の中核を担っています。チップが製造に至るまでに、エンジニアは何年もかけて動作の検証、コーナーケースの特定、設計の洗練を数千回の反復を通じて行います。GPUとAIが多くのチップ設計側面を加速している一方で、いくつかの重要なEDAワークロードは依然としてCPU性能に大きく依存しています。論理シミュレーション、形式検証、デジタル実装の一部は、高速な単一コア、効率的なメモリシステム、強力な全体的スループットに依存することがよくあります。そのため、CPUアーキテクチャはエンジニアリングチームが設計を検証し、代替案を探り、製品をテープアウトに進める速度を決定する重要な要素となります。
NVIDIAの初期テストには、いくつかの主要なEDAアプリケーションが含まれています。結果は、現代のチップ設計で最も計算集約的な2つの段階を加速するVeraの能力を浮き彫りにしています。Cadence Jasper形式検証プラットフォームは、スマート証明技術と機械学習を使用して、設計サイクルの初期にバグを発見・修正し、検証生産性を向上させます。Synopsys VCSは、製造前に複雑なチップ設計をシミュレート・検証する高性能機能検証ソリューションであり、テストでは同一コア数で使用されました。両アプリケーションとも、選択されたワークロードで最大1.5倍の性能向上を示しました。
ベンチマーク結果に加え、NVIDIAは両社と協力してアプリケーションプロファイリング、ソフトウェア最適化、システムレベルのチューニングを行い、時間の経過とともにより広範なワークフロー全体でエンジニアリング生産性を向上させることを目指しています。
NVIDIAはVeraを将来のNVIDIAプロセッサを創造するためのEDAワークフロー全体に展開しています。Veraは88のカスタムNVIDIA Olympus CPUコア、高効率LPDDR5Xメモリサブシステム、第2世代NVIDIAスケーラブルコヒーレントファブリックを組み合わせ、要求の厳しいエンジニアリングアプリケーションに強力なコア性能、高メモリ帯域幅、一貫した低レイテンシを提供します。これらの機能は、レイテンシに敏感なジョブと大規模なリグレッションテストをコンピュートファーム全体で混在させるワークロードに特に重要です。実行の高速化により個々の検証ランが短縮され、スループットの向上によりエンジニアは同じ開発期間内により多くの設計代替案を評価し、より多くの検証を完了できます。
レジスタ転送レベル(RTL)からシリコンへ:プロセッサのアーキテクチャとマイクロアーキテクチャを定義した後、エンジニアはその動作の多くをRTLで記述します。その後、複数の検証および実装技術が連携して設計を製造可能なシリコンに変換します。これらのワークフローは、論理シミュレーション、形式検証、リグレッションテスト、デジタル実装に及び、エンジニアが機能を検証し、コーナーケースを特定し、設計を製造可能なシリコンに変換するのを支援します。これらの段階は相互接続されているため、検証スループットの向上により、組織は問題を早期に特定し、コストのかかる下流設計の反復を削減できます。
NVIDIAが自社のエンジニアリングワークフローにVeraを展開することは、より広範な戦略を反映しています。つまり、各ワークロードをそのタスクに最も適したコンピュートアーキテクチャで加速することです。EDAでは、GPUとAIが多くのアルゴリズムを加速し続ける一方、高性能CPUは重要なシミュレーション、検証、実装ワークロードに不可欠です。両者が協力して設計サイクル全体のパフォーマンスを向上させます。今後、NVIDIAはVeraを基盤とし、NVIDIA Rigelコアを搭載した次世代Rosa CPUを構築し、CPUロードマップ全体で主要なEDAアプリケーションの最適化を継続する予定です。NVIDIA CPUを使用して将来のNVIDIA CPUとGPUを設計することで、同社はシリコン設計、ソフトウェア最適化、システムエンジニアリングの間に継続的なフィードバックループを創出し、各世代が次世代を構築するのに役立てています。