IBM稱可在晶片上容納近1000億個電晶體——這一里程碑為何重要

IBM宣佈成功研發出全球首款亞1奈米晶片技術，採用全新的3D NanoStack電晶體架構，在0.7奈米（7埃）節點上實現了近1000億個電晶體的整合密度。這一突破性進展標誌著晶片製造正式邁入埃米時代，為未來人工智慧和高效能運算提供了關鍵支撐。

NanoStack架構的核心是三維垂直堆疊技術。與當前主流的奈米片電晶體不同，IBM將兩個奈米片電晶體透過超薄介質鍵合工藝堆疊成一個垂直結構，每個電晶體可獨立最佳化且從兩側接觸。這種設計使得電晶體密度相比IBM此前2奈米測試晶片提升了約一倍，而目前最先進的商用晶片電晶體數量約為800億個。

在效能方面，IBM宣稱基於0.7奈米節點的晶片可實現同等功耗下效能提升50%，或在相同效能下功耗降低70%。此外，靜態隨機存取儲存器（SRAM）的單元面積縮放效率提升了40%，這是IBM所稱的“行業十多年來未見的進步”，對於依賴片上記憶體頻寬的AI加速器尤為重要。

IBM強調，NanoStack並非單一的縮微技巧，而是一個可擴充套件的電晶體平臺。透過允許上下層器件使用不同的溝道材料、介電層和金屬，該架構可支援從7埃到5埃、3埃乃至1埃的多個未來節點。目前，IBM已在實驗室中驗證了CMOS反相器的正常開關行為，證實該技術的物理可行性。

在製程工藝上，IBM正與合作伙伴在紐約州奧爾巴尼的研究中心推進高數值孔徑極紫外光刻（High-NA EUV）裝置的安裝，並評估用於埃米級圖形化的新型金屬氧化物光刻膠。儘管新材料從研發到量產通常需要十年以上，但IBM認為NanoStack的分層架構可以降低這一門檻。

IBM副總裁兼矽技術研發負責人胡明（Huiming Bu）表示，NanoStack是晶片向三維完全縮放的新正規化，能為邏輯晶片帶來“至少另一個十年”的進步。目前，IBM正與日本代工合作伙伴Rapidus推進2奈米奈米片製程的量產，而NanoStack則計劃在亞1奈米節點上替代奈米片成為主流架構，預計約五年內投入生產。

這一技術對AI和資料中心意義重大。IBM研究員Jay Gambetta指出，效能和功耗的顯著改善正是當前AI計算需求急劇增長背景下的關鍵需求。SRAM密度的提升也有助於減少資料搬運開銷，最佳化訓練和推理任務。IBM表示，NanoStack是通用邏輯技術，未來可應用於CPU、GPU、移動SoC及SRAM陣列。