IBM称可在芯片上容纳近1000亿个晶体管——这一里程碑为何重要

IBM宣布成功研发出全球首款亚1纳米芯片技术，采用全新的3D NanoStack晶体管架构，在0.7纳米（7埃）节点上实现了近1000亿个晶体管的集成密度。这一突破性进展标志着芯片制造正式迈入埃米时代，为未来人工智能和高性能计算提供了关键支撑。

NanoStack架构的核心是三维垂直堆叠技术。与当前主流的纳米片晶体管不同，IBM将两个纳米片晶体管通过超薄介质键合工艺堆叠成一个垂直结构，每个晶体管可独立优化且从两侧接触。这种设计使得晶体管密度相比IBM此前2纳米测试芯片提升了约一倍，而目前最先进的商用芯片晶体管数量约为800亿个。

在性能方面，IBM宣称基于0.7纳米节点的芯片可实现同等功耗下性能提升50%，或在相同性能下功耗降低70%。此外，静态随机存取存储器（SRAM）的单元面积缩放效率提升了40%，这是IBM所称的“行业十多年来未见的进步”，对于依赖片上内存带宽的AI加速器尤为重要。

IBM强调，NanoStack并非单一的缩微技巧，而是一个可扩展的晶体管平台。通过允许上下层器件使用不同的沟道材料、介电层和金属，该架构可支持从7埃到5埃、3埃乃至1埃的多个未来节点。目前，IBM已在实验室中验证了CMOS反相器的正常开关行为，证实该技术的物理可行性。

在制程工艺上，IBM正与合作伙伴在纽约州奥尔巴尼的研究中心推进高数值孔径极紫外光刻（High-NA EUV）设备的安装，并评估用于埃米级图形化的新型金属氧化物光刻胶。尽管新材料从研发到量产通常需要十年以上，但IBM认为NanoStack的分层架构可以降低这一门槛。

IBM副总裁兼硅技术研发负责人胡明（Huiming Bu）表示，NanoStack是芯片向三维完全缩放的新范式，能为逻辑芯片带来“至少另一个十年”的进步。目前，IBM正与日本代工合作伙伴Rapidus推进2纳米纳米片制程的量产，而NanoStack则计划在亚1纳米节点上替代纳米片成为主流架构，预计约五年内投入生产。

这一技术对AI和数据中心意义重大。IBM研究员Jay Gambetta指出，性能和功耗的显著改善正是当前AI计算需求急剧增长背景下的关键需求。SRAM密度的提升也有助于减少数据搬运开销，优化训练和推理任务。IBM表示，NanoStack是通用逻辑技术，未来可应用于CPU、GPU、移动SoC及SRAM阵列。