Cadence、回路基板とパッケージング向けAuraStackでAIエージェントをチップを超えて拡張

集積回路および電子ハードウェア設計会社Cadence Design Systems Inc.は本日、パッケージングとシステム設計を支援する新しい人工知能エージェントAuraStackを発表しました。これはシリコンのカスタマイズと生産後の段階であり、チップやコンポーネントが電子機器でどのように使用されるかを決定します。

AuraStackは同社のAllegro AIスタジオ内のスーパーエージェントであり、エンジニアがパッケージングやプリント回路基板（PCB）を設計・カスタマイズし、シリコンを電話、サーバー、AIインフラに変えるためのエージェンティック設計支援を提供します。

「システム設計における自動化は、チップ設計に比べればお粗末なものです」と、システム設計・分析グループのコーポレートバイスプレジデントVivek Mishra氏は述べています。「多くのポイントツールがあり、チームは非常に断片化されており、ワークフローは退屈です。」

現代の電子製品は、単にチップを集めたものではありません。コンポーネントは、電源供給、冷却、配線、および熱、振動、反り、製造要件を考慮した回路基板上のその他の機構を考慮しながら、多くの制約を念頭に置いて組み合わせる必要があります。チップ設計は数十年にわたる自動化の進化を遂げてきましたが、チップのパッケージング（人々が基板上のチップとして連想する、ピンが出ている黒い四角いプラスチック）と、それらが配置されるシステムの設計には、依然として詳細な分析、専門ツール、および生産に入る前の慎重な設計決定が必要です。

従来のワークフローでは、熱要件（例えばホットスポット）が検査される前に基板がレイアウトされるかもしれません。すると信号整合性の専門家が電気的な問題を見つけたり、機械シミュレーションにより重要なコンポーネントが振動で緩む可能性が明らかになったりします。発見があるたびに、設計の後期段階で余分な時間とエネルギーを強いることになります。

「誰かがPCBを行い、壁を越えて投げます」とMishra氏は説明します。「別の誰かが分析を行い、何を変更すべきか伝えます。設計が完了すると、機械分析を見て『ああ、これを変更しなければ、あれを変更しなければ』となります。」

エレクトロニクス開発のゲームチェンジャー

AuraStackは、同社のシリコン設計を支援するAIエージェントChipStackのリリースに続くものです。このエージェントは、メンタルモデルとスーパーエージェントアーキテクチャを提供し、システム全体を一度に理解し、エンジニアと協力し、断片的なプロセスを単一の作業サイクルに統合することを可能にします。

Mishra氏によれば、PCBと高度なパッケージングの設計の多くは、依然として高度に支援されているが完全に自律的ではありません。完全な自律性は後で来るかもしれませんが、現在のところ、重要な作業を変更し、設計を決定する前にエンジニアが物理、力学、およびプロセス全体を完全に理解するために必要なものを提供することを目的としています。

「平均的なエンジニアを非常に優秀にし、優秀なエンジニアをスーパーエンジニアにします」とMishra氏は述べています。

Mishra氏はAuraStackがエンジニアを置き換えるとは主張せず、むしろエンジニアが利用できる分析の範囲を広げ、複数のチームに相談するために必要な接続作業を減らすことができると述べています。理想的には、「以前は4日かかっていたことが、今では数分でできるようになる」と彼は言います。

これは、エージェンティック・フルスタック・プレイと呼べる例であり、カスタムシリコンからカスタムボードに至るまでのプロセス全体でAIエージェントに重要な役割を割り当てています。

ChipAgentsなどのスタートアップは、多段階のチップ設計作業を計画、実行、検証するエージェントへの同様の移行を追求しています。プリント回路基板側では、Fluxなどのスタートアップが回路基板設計のためのAIエージェントを展開しており、CircuitHub Inc.などの企業はPCB製造と組み立てを大規模に自動化しています。