用AI构建开源Verilog仿真器：43天58万行代码
Normal Computing的工程师利用AI智能体在CIRCT之上构建了实用的验证堆栈，包括仿真、形式验证、变异测试等。
在2026年1月至2月的43天里，Normal Computing的工程师Thomas Ahle使用AI智能体在CIRCT（基于LLVM的硬件设计基础设施）上构建了一个完整的开源验证堆栈。项目共提交了2,968次提交，添加了580,430行代码，覆盖了事件驱动仿真、VPI/cocotb集成、UVM运行时支持、有界模型检查、逻辑等价性检查以及变异测试。
CIRCT此前缺乏实用的仿真运行时。AI智能体填补了这一空白，利用了IEEE 1800-2017标准规范。工作流程主要是异步的：设定高层次目标（如新测试套件、JIT优化目标），然后审查输出。AI智能体共享工程日志以跟踪进度和解决障碍。项目记录了1,554次迭代循环，许多功能需要3-5次迭代才能通过测试，而UVM序列器集成和VPI回调处理则超过了20次。
仿真器经过真实世界测试：成功运行了Mirafra的AVIP（UVM测试平台，用于APB、AHB、AXI4等协议）、NVIDIA的CVDP基准测试（783个硬件设计任务，使用cocotb），以及来自OpenTitan和Ibex的形式验证模块。在性能方面，即使加入了JIT编译，仿真器仍比竞争产品慢100-1000倍。项目探索了协程、状态机转换和块级JIT等方法，当前块级JIT在I2S上实现了2.1倍加速。
该项目表明，AI辅助下单个工程师可以在数周内构建功能性验证堆栈，挑战了EDA行业关于验证工具复杂性的传统假设。