AMD Advancing AI 2026：AMDのAlan Smith氏が語るCDNA5アーキテクチャ
AMD Advancing AI 2026イベントにて、AMDのコーポレートフェロー兼データセンターGPUチーフアーキテクトであるAlan Smith氏が、新たなCDNA5アーキテクチャの詳細を明らかにした。本アーキテクチャは、従来のGCNベースからRDNAへと移行し、HPC（倍精度）とAI（テンソル）のワークロード向けに分割されたコンピュートチップレット設計を採用。Wave64を廃止し、4つのSIMD32ユニットでWave32を実行。ウェーブあたりのVGPRを256から1024に拡大し、キャッシュ階層も刷新、Infinity Cacheに代わりベースダイごとにクライアントサイドL2キャッシュを搭載することで、グローバルアトミックスの帯域幅と効率を向上させている。
AMD Advancing AI 2026において、AMDのコーポレートフェロー兼データセンターGPUチーフアーキテクトであるAlan Smith氏が、Chips and Cheeseのインタビューに応じ、新たなCDNA5アーキテクチャの技術的革新を包括的に解説した。CDNA5はAMD Instinct GPUシリーズ（新発表のMI455およびHeliosを含む）の中核となるアーキテクチャであり、前世代から根本的な再設計が行われている。
GCNからRDNAへのアーキテクチャ移行
最も顕著な変化は、CDNA5が2012年のTahiti以来続くGCNアーキテクチャを放棄し、RDNAアーキテクチャをベースに再構築された点である。Alan Smith氏は、この移行の理由として、現代的なアーキテクチャへの欲求を挙げた。GCNのレガシーなキャッシュシステムや実行エンジン（ワークスケジューリング、ウェーブ順序付け、命令発行など）は効率向上の妨げとなっていた。RDNAの先進的な機能を取り入れることで、AMDはGPU製品ロードマップを統合し、ゲーム（RDNA）とデータセンター（CDNA）の両方でAIコンピューティングのシナジーを実現できる。例えば、ゲームにおけるニューラルレンダリングやアップスケーリングはAIに依存しており、データセンターのAIワークロードも共通の基盤設計から恩恵を受ける。
HPCとAI向けのデュアルチップレット戦略
HPC（ハイパフォーマンスコンピューティング）とAIのワークロードの違いに対応するため、CDNA5は革新的なコンピュートチップレット分割方式を採用した。両チップレットは同一のWGP（ワークグループプロセッサ）ベースアーキテクチャを共有し、ベクトルレジスタファイル、LDS、キャッシュ、フロントエンドシーケンサ、ベクトルALUは共通である。唯一の違いは数値計算ユニットにあり、HPCチップレットは完全なIEEE 754倍精度浮動小数点ユニットを保持し、AIチップレットはベクトルおよびテンソル演算のスループットを最大化する。この設計により、AMDのチップレットアーキテクチャの利点を活かし、単一チップでの妥協を排除しつつ、ソフトウェアとシリコンレベルでの高い再利用性を維持している。
SIMDとウェーブモデルの進化
CDNA5は各コンピュートユニット（CU）のSIMDユニットを、従来の4つのSIMD16（Wave64を実行、4サイクルに1命令）から4つのSIMD32（Wave32を実行、1サイクルに1命令）に変更し、Wave64サポートを完全に廃止した。Alan氏は、Wave64は特定のシナリオで命令効率を向上させるものの、ブランチダイバージェンスとレジスタプレッシャーが大きいと説明。AMDのワークロードプロファイリングによれば、Wave32が圧倒的に多くのケースで優れた性能を発揮する。Wave64を廃止することで、ダイ面積と消費電力を一般的なケースの性能向上に振り向けることができた。また、CDNA5のSIMD内部にはVOP2命令のデュアル発行を可能にする追加ALUユニットが残されており、単サイクルあたり32演算のスループットを達成している。
レジスタとキャッシュ体系の再構築
レジスタプレッシャーを軽減するため、CDNA5では各ウェーブがアクセス可能なベクトルレジスタ（VGPR）数を256から1024に拡大。これによりウェーブは大きなレジスタファイルをより有効に活用でき、スピルが減少する。物理レジスタファイルの総容量はWGPあたり1024 VGPRで、RDNA3/4より少ないが、Alan氏によればこれはCDNA5のターゲットワークロードのレジスタ挙動に合わせて最適化された結果である。
キャッシュアーキテクチャの変革はさらに劇的だ。CDNA5はCDNA3/4で採用されていたプライベートL1、XCDごとのL2、およびインフィニティキャッシュ（Infinity Cache）を廃止。代わりに、各ベースダイ（FCD）上に大容量のグローバルL2（GL2）キャッシュをクライアントサイドキャッシュとして統合した。各ベースダイ上のGL2はすべてのグローバルアドレスをキャッシュでき、同一ベースダイ内の全シェーダーエンジンがこのGL2を共有する。これにより、8つのシェーダーエンジンがL2データを再利用可能となる。2つのベースダイ間は14 TB/sの双方向ダイ間インターコネクトで接続され、キャッシュコヒーレンシを維持。各ダイが独立して全HBMメモリ帯域幅（NPS1モード）にアクセスできる帯域が確保されている。この設計により、ダイ間アクセスレイテンシが大幅に低減され、グローバルアトミック操作のスループットが向上した。
まとめ
CDNA5は、AMDのデータセンターGPUアーキテクチャにおける根本的な刷新を象徴する。RDNAベースへの移行、コンピュートチップレットの分割、Wave64の廃止、レジスタ拡大、キャッシュ階層の再構築により、AIおよびHPCワークロードにおいて高い効率と性能を実現する。MI455およびHeliosの登場により、CDNA5は次世代AIインフラストラクチャに強力な基盤を提供するだろう。